ATATÜRK
ÜNİVERSİTESİ
MÜHENDİSLİK
FAKÜLTESİ
ELEKTRİK
ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ
SAYISAL
DEVRELER PROJESİ
Proje
Kodu: P-28
Kapı Karakteristiği
Proje
Konusu: 4007 entegresi kullanarak bir CMOS iki girişli VE,
VEYA, DEĞİL kapılarını
gerçekleştirme
Projeyi
Yaptıran: Doç. Dr. Tevhit KARACALI
Projeyi
Hazırlayan: AHMET ÖZMEN
CMOS
Tümler MOS devreleri n-kanalı cihazlarının
her ikisininde aynı substrat üzerinde üretilmesinden faydalanır. CMOS devreleri
bağlantılı olarak MOS cihazlarının iki tipini de mantık fonksiyonları oluşturmak
üzere kullanılır. CMOS mantık devresi durgun durumda olduğunda, güç yitimi çok
düşüktür. Çünkü, devrenin durumu
değişmediğinde her zaman yolda kapalı bir transistör vardır.
Tipik bir CMOS geçidi 0.01mW düzeninde durgun
güç yitimine sahiptir. Ancak, 1MHz hızında durum değiştiren, güç yitimi yaklaşık
1mW’a ve 10MHz hızında yaklaşık 5mW’a çıkar.
CMOS mantık genellikle 5V’luk tipik bir Vdd
değerinde 3 ile 18V gerilim aralığında tek bir ğüç kaynağı işlemi için
belirtilir. Daha büyük güç kaynağı geriliminde CMOS çalıştırmak, yayılım
gecikmesi süresini düşürür ve gürültü payını artırır, ama güç yitimi artar.
Vdd=5V ile yayılım gecikmesi kullanılan tipe bağlı olarak 5 ile 20ns arasında
değişir. Gürültü payı genellikle güç kaynağı geriliminin yaklaşık olarak
%40’ıdır. CMOS geçitlerinin çıkış yelpazesi, 1 MHz frekansında çalıştığında
yaklaşık 30’dur.
CMOS üretimi TTL’den daha kolaydır ve
daha çok veri yoğunluğu sağlar. Bu , işlev başına daha düşük maliyetle verilen
belirli silikon alan üzerinde daha çok devrenin yerleştirilebileceği anlamına
gelir. Bu özellik, düşük güç yitimi, iyi gürültü bağışıklığı ve uygun yayılım
gecikmesi ile birlikte CMOS’u en popüler standart bir dijital mantık ailesi
yapar.
CMOS İLE DEĞİL
KAPISI
Yukarıda
belirttiğim gibi her lojik konomda Vdd
ile toprak arasında seri tranzistörlerden biri kesimdedir. Yapının sadece konum
değiştirme sırasında akım akmaktadır. Statik akım ve bu nedenle statik güç
harcaması ise çok küçüktür. Bu durum, sistem tasarımı açısından büyük bir
avantaj sağlar.
4007
entegresi ile 3 tane değil kapısı yapa biliriz.(inverter kapısı)
1.DEĞİL
KAPISI
·
14-Vdd ve
7-Vss bağlanır,
·
G1(6)
girişe, Dp1(13) ile Dn1(8) kısa devre
yapılır ve çıkış alınır.
2.DEĞİL
KAPISI
·
Sp2(2)-
Vdd ve Sn2-Vss
bağlanır,
·
G2(3)
girişe, Dp2(1) ile Dn2(5) kısa devre yapılır ve çıkış
alınır.
3.DEĞİL
KAPISI
·
Sp3(11)-Vdd ve Sn3-Vss
bağlanır,
·
G3(10)
girişe, Dn/p3(12) den çıkış
alınır.
ÇALIŞMASI
Vi=Yüksek
Seviye
·
Nmos =
AÇIK (çıkışla toprak arası kısa devre) - İLETİMDE
·
Pmos =
KAPALI (çıkışla Vdd arası açık devre,
çok yüksek direnç) -KESİMDE
·
Vo=Düşük
Seviye olur.
Vi=Düşük
Seviye
·
Nmos =
KAPALI (çıkışla toprak arası açık devre, çok yüksek direnç) -
KESİMDE
·
Pmos =
AÇIK (Vdd ile çıkış arası kısa devre, çok düşük direnç)
-İLETİMDE
·
Vo= Yüksek
Seviye olur.
CMOS İLE VE
KAPISI
Şekildeki
NAND işleminde A ve B girişlerinden her hangi
biri veya ikiside lojik-0 ise alttaki NMOS
lardan biri yada ikiside KESİMDE olur, üst
tarafta ise PMOS lardan biri yada ikisi de İLETİMDE olacağından çıkış YÜKSEK seviye olur.
Çıkışın
düşük seviye olabilmesi için NMOS ların aynı anda İLETİMDE buna karşın PMOSların aynı anda KESİMDE olması gerekir. Bunun içinde girişlerin ikisi
de lojik-1 olması gereklidir.
VE işlemi
NAND çıkışını DEĞİLLEYEREK elde edilir. Diğer yöntemle yapsaydık 4+2+2=8
tane elemana ihtiyaç duyardık. NAND ile yaptığımızda 4+2=6 eleman ile halletmiş
oluruz.
Yukarına anlatıldığı gibi NMOS girişler aynı anda lojik-1 olduğunda düşük seviye olur, değillenir ise sadece lojik-1 de yüksek seviye üretir. Değer durumlarda düşük seviye elde edilir. Böylece “VE” işlemi gerçekleşmiş olur.
VE Kapısı, Doğruluk Tablosu ve Çıkış
Gerilimi
CMOS İLE VEYA
KAPISI
CMOS
veya işlemi yapmak için 2 yöntem kullana biliriz. Ya iki girişi de değilleyip NAND işlemi
yaparız. Bu yöntemle 8 eleman
kullanılmaktadır. İkinci yol ise NOR
yaptıktan sonra değillemektir. Böylece 6 elemanla “VEYA” işlemini gerçeklemiş
oluruz. 4007 de 6 eleman bulunduğu için NOR’u değilleyip “VEYA” kapısını
yaparız. Bu yöntem ayrıca zaman ve hız açısından daha sağlıklı bir yöntem
olacaktır.
Şekildeki
NOR işleminde A ve B girişlerinden her hangi
biri veya ikisi de lojik-1 ise alttaki NMOS’lar
dan biri yada ikisi de İLETİMDE olur, PMOS’lar dan herhangi biride KESİMDE olduğundan çıkış lojik-0
olur.
YÜKSEK seviye çıkış için, girişlerin aynı
anda lojik-0 olması gerekir. Böylece NMOS’lar KESİMDE
olurlar ve PMOS’lar İLETİMDE olacaklarından yüksek seviye çıkış
üretilir.
“VEYA” işlemi NOR’un çıkışını
değilleyerek elde edilir.
4007 ENTEGRESİ İLE
VEYA KAPISI
NOR çıkışı
girişlerin birlikte lojik-0 olduğu durumda yüksek seviye diğer durumlarda düşük
seviye olur. Değillendikten sonra girişler
lojik-0 olduğunda düşük seviye diğer durumlarda düşük seviye
üretir.